Titre :	Le langage SystemVerilog : Synthèse et vérification des circuits numériques complexes
Type de document :	texte imprimé
Auteurs :	Sébastien Moutault, Auteur ; Jacques Weber, Auteur
Editeur :	Paris [France] : DUNOD
Année de publication :	2009
Collection :	Sciences SUP
Importance :	1 vol. (XII-291 p.)
Présentation :	couv. ill. en coul.
Format :	24 cm
ISBN/ISSN/EAN :	978-2-10-051801-2
Langues :	Français (fre)
Mots-clés :	Verilog (langage de description de matériel informatique)  Manuels d'enseignement supérieur  Circuits intégrés numériques  Conception et construction
Note de contenu :	La couv. porte en plus : "Cours et exercices corrigés" ; "L3, Master, Ecoles d'ingénieurs" ; "Suppléments en ligne";Bibliogr. p. [288]. Index.
Permalink :	http://www.biblio.uadb.edu.sn/pmb/opac_css/index.php?lvl=notice_display&id=5222

Le langage SystemVerilog : Synthèse et vérification des circuits numériques complexes [texte imprimé] / Sébastien Moutault, Auteur ; Jacques Weber, Auteur . - Paris (Paris, France) : DUNOD, 2009 . - 1 vol. (XII-291 p.) : couv. ill. en coul. ; 24 cm. - (Sciences SUP) .
ISBN : 978-2-10-051801-2
Langues : Français (fre)

Mots-clés :	Verilog (langage de description de matériel informatique)  Manuels d'enseignement supérieur  Circuits intégrés numériques  Conception et construction
Note de contenu :	La couv. porte en plus : "Cours et exercices corrigés" ; "L3, Master, Ecoles d'ingénieurs" ; "Suppléments en ligne";Bibliogr. p. [288]. Index.
Permalink :	http://www.biblio.uadb.edu.sn/pmb/opac_css/index.php?lvl=notice_display&id=5222